ניתוח, ייטוב וביטול גבולות דרבוני גבול בעלי מספרים שלמים בעניבות נעולות-מופע עם VCOs

מוצא עניבות נעולות מופע (PLL-Phase Locked Loop) ומתנד בקרת מתח

( – Voltage Controlled Oscillator) מפיק אות RF בתדר מסוים, ובאופן אידיאלי, אות זה אמור להיות האות היחיד הנמצא במוצא. למעשה, קיימים אותות-כזב (spurious) ורעש מופע בלתי-רצויים במוצא. מאמר זה דן בהדמיה וביטול של אחד מאותות-הכזב היותר מדאיגים – דרבוני גבול בעלי מספרים שלמים (integer boundary spurs). שילובי PLL ו- (PLLVCOs) המסוגלים רק לפעול בכפולות שלמות של תדר-ייחוס גלאי תדר ידועים כ-integer-N PLLs. PLLVCOs המסוגלים לצעדי תדר הרבה יותר עדינים ידועים כ-fractional – (בעלי-שבר) PLLs. PLLVCOs בעלי שבר מציעים גמישות הרבה יותר גדולה והם שימושיים יותר. PLLs בעלי-שבר משיגים תכונה זו על-ידי אפנון נתיב המשוב ב-PLL בקצב הייחוס.  בעוד הם מסוגלים לצעדי תדר הרבה יותר עדינים מאשר תדר הייחוס של גלאי המופע, ל-PLLVCOs בעלי-שבר יש מוצאי-כזב המכונים דרבוני גבול בעלי מספרים שלמים (integer boundary spurs – IBS). אלה מופיעים בכפולות שלמות (1, 2, 3…20, 21…) של תדר הייחוס (או ההשוואה) של גלאי תדר המופע (phase frequency detector) . לדוגמה, אם ה-fPFD=100 MHz, יהיו דרבוני גבול בעלי מספרים שלמים ב-100 מגה-הרץ, 200 מגה-הרץ, 300 מגה-הרץ…2000 מגה-הרץ, 2100 מגה-הרץ.  במערכת בה אות המוצא הרצוי של ה-VCO הוא 2001 מגה-הרץ, יהיה IBS ב-2000 מגה-הרץ – דבר זה יופיע בהיסט של 1 מגה-הרץ מהאות הרצוי. בשל הדיגום היעיל במערכת ה-PLL, IBS זה בעל 1 מגה-הרץ מוכר (aliased) בשני הצדדים של האות הרצוי. לכן, כאשר המוצא הרצוי הוא 2001 מגה-הרץ, אותות כזב יופיעו ב-2000 מגה-הרץ וב-2002 מגה-הרץ.

דרבונים בעלי גבולות במספרים שלמים אינם רצויים משתי סיבות עיקריות:
אם קיימים היסטים בעלי תדר נמוך מהגל הנושא (האות הרצוי), אזי הספק ה-IBS תורם לרעש המופע המשולב. אם קיימים היסטים נרחבים מהגל הנושא אזי ה-IBS יאפנן/יפענח ערוצים סמוכים לערוץ הרצוי ויגרום לעיוות במערכת. במערכות מסוימות, דרבונים בעלי גבולות במספרים שלמים גבוהים יגרמו לערוצי מוצא אחדים להיות בלתי-שימושיים. אם למערכת יש 1000 ערוצים ברוחב-פס ספקטראלי מסוים, ואם ל-10 אחוזים של הערוצים יש אותות כזב מעל רמת הספק מסוימת, 100 הערוצים האלה עשויים להיות בלתי-שימושיים. בפרוטוקולים בהם רוחב-הפס של הספקטרום עולה הרבה כסף, זהו בזבוז אם 10 אחוזים של הערוצים לא ניתנים לשימוש. דרבוני גבול בעלי מספרים שלמים הם החזקים ביותר כאשר הגבול המשולב נכלל בתוך רוחב-הפס של לולאת ה-PLL מתדר המוצא הרצוי. כלומר, אם תדר המוצא הוא 2001 מגה-הרץ ורוחב-הפס של הלולאה הוא 50 קילו-הרץ, ה-IBS יהיה החזק ביותר. כאשר תדר המוצא מתרחק מגבול המספרים השלמים, הספק המוצא קטן בצורה שניתנת לחישוב ולהדירה. איור 1 מראה את הספק דרבוני הגבול במספרים שלמים במקרה הגרוע ביותר בכל תדר מוצא מ-1900 מגה-הרץ עד 2150 מגה-הרץ (בצעדים של 1 מגה-הרץ). ניתן לראות שב-2001 מגה-הרץ, הספק ה-IBS הגרוע ביותר הוא -70dBc . ב-2000 מגה-הרץ, אין IBS, מאחר שתדר המוצא נופל בגבול של מספרים שלמים. הספק ה-IBS פוחת ככל שהגל הנושא מתרחק מגבול המספרים השלמים עד שהגל הנושא מתחיל להתקרב לגבול המספרים השלמים הבא. אותות הכזב הנראים במחצית הדרך בין גבולות המספרים השלמים (2049 מגה-הרץ ו-2051 מגה-הרץ באיור 1) הם דרבוני גבול בעלי מספרים שלמים מסדר שני. אלה מופיעים במחצית הדרך בין גבולות המספרים השלמים. אופיינית, IBS מסדר שני הם 10-20dB נמוכים יותר מאשר בסדר הראשון. ה-ADIsim Frequency Planner משתמש בהתנהגות חזויה זו כדי לדמות במדויק הספק דרבוני הגבול במספרים שלמים (והרבה יותר מזה). ADIsim Frequency Planner מדמה דרבוני גבול בעלי מספרים שלמים מהסדר הראשון, השני, השלישי, הרביעי והחמישי. הנח שמתכונת אפנון מסוימת קובעת שערוצים בעלי הספק דרבון גבול של מספרים שלמים מעל -80dBc אינם שימושיים, אזי כ-10 אחוזים מהערוצים באיור 1 אינם עוד זמינים. כדי להתגבר על בעיה זו, ADIsimFrequencyPlanner יכול לייטב את תצורת ה-PLLVCO כדי להקטין, וברוב המקרים גם לבטל, דרבוני גבול של מספרים שלמים. זכור שדרבוני גבול בעלי מספרים שלמים קורים בכפולות שלמות של תדר ה-PFD, ושהם חזקים ביותר קרוב לתדר הגל הנושא. אם ניתן לשנות את תדר ה-PFD כך שכפולה שלמה של תדר ה-PFD תקרה בהיסט גדול דיו מתדר הגל הנושא, אזי הספק ה-IBS יוקטן לרמה לא-בעייתית. זה מה שהאלגוריתם ב-ADIsim Frequency Planner עושה – בגין התחשבות בחזקות היחסיות של דרבוני גבול בעלי מספרים שלמים מהסדר הראשון עד החמישי, האלגוריתם מוצא את הפתרון המיטבי היוצר את דרבוני הגבול של מספרים שלמים הנמוכים ביותר במוצא ה-VCO.  כיצד ניתן לשנות את תדר ה-PFD? מסורתית, במערכת PLLVCO, תדר ה-PFD נשמר קבוע. אולם, על-ידי ניצול מרבי של מקור הפילוג של שעון בר-תכנות, מחלק המבוא של ייחוס ה-PLL וארכיטקטורת המאפנן ה-fractional-N של ה-PLL, קל עתה לשנות את תדר ה-PFD עבור כל ערוץ מוצא.
בפיתרון המומלץ, משתמשים ביצירת השעון החדש HMC7044 ושבב הפילוג. ל-HMC7044 14 יש 14 מוצאים בעלי רעש נמוך ביותר; לכל אחד מ-14 המוצאים יש מחלק בר-תכנות. על-ידי חיבור של אחד המוצאים הללו למבוא הייחוס של ה-PLL, ותכנות לאחר מכן של מחלק המוצא כנדרש, ניתן להשיג מערך של תדרי ייחוס הזמין אל ה-PLL.  ה-HMC7044 הוא מערכת חלוקת שעון הישימה ליישומים המשתמשים בשעונים מסונכרנים רבים עבור ADCs, DACs ורכיבי מערכת אחרים. יישומים פשוטים יותר שאינם דורשים מוצאים כה רבים יכולים להשתמש בחלופה פשוטה יותר, כגון ה-HMC832 או ADF4351 – שניהם הם שבבים משולבים של PLL ו-VCO.  אזי, במבוא הייחוס של ה-PLL, מחלק מבוא הייחוס (R divider) ניתן לתכנת כנדרש כדי לחלק את מערך תדרי הייחוס הקיימים למערך הגדול יותר של תדרי PFD (תדר ה-PFD הוא התדר במוצא של מחלק ה-R). הודות למאפנן ה-fractional-N בעל הסדר הגבוה ב-PLL, שינוי בתדר ה-PFD אינו גורם לבעיה בהשגת תדר המוצא הרצוי. כמו כן, זרם משאבת המטען בר-התכנות של ה-PLL יכול לגרום לקיזוז של כל שינוי בתדר ה-PFD ולכן לשמור על רוחב-פס הלולאה קבוע.  דוגמה:  כאשר ICP= זרם משאבת הטעינה המיתכנת fPFD= תדר ה-PFD של ה-PLL; N= ערך ה-fractional-N של ה-PLL; RFOUT= תדר המוצא של ה-VCO/תדר הגל הנושא/האות הרצוי; זרם משאבת הטעינה בר-התכנות משתנה הפוך מתדר ה-PFD – כאשר תדר ה-PFD גדל, זרם משאבת הטעינה צריך לקטון. דבר זה מסייע לשמור את הדינמיקה של מסנן הלולאה קבועה.  כאשר משתמשים ב-ADIsimFrequencyPlanner, המשתמש מזין את תחום התדרים, גודל הצעד, תדר ה-PFD ואילוצי תדר הייחוס הדרושים במוצא ופרמטרי מסנן הלולאה. המשתמש גם בוחר את מחלקי מוצא מחולל השעון הזמינים ומחלקי מבוא הייחוס של ה-PLL. ADIsimFrequencyPlanner צועד לאחר מכן דרך כל צעד תדר רצוי, ומחשב את תדר ה-PFD המיטבי מתוך מערך תדרי ה-PFD הזמינים. ADIsimFrequencyPlanner מחזיר לאחר מכן את קביעות המחלק הדרושות וטוען את זרם המשאבה אל המשתמש. ניתן להעביר בנקל את הנתונים לטבלת זיהוי נתונים (lookup) שניתנת לקריאה על-ידי קושחת היישום ולתכנת לאחר מכן את ה-HMC7044 וה-PLLVCO בהתאם. ADIsimFrequencyPlanner גם יוצר סדרת עקומות כדי להציג למשתמש מה קורה. באיור 3, המשתמש השתמש באותו העיצוב כמו באיור 1, בלבד שהפעם, תדר ה-PFD מיוטב על-ידי שינוי מחלק המוצא HNC7044 ומחלק המבוא לייחוס PLL. ההדמיה הבלתי-מיוטבת מוצגת גם באפור לשם השוואה.  ניתן לראות באיור 3 שלאורך תחום המוצא כל דרבוני הגבול במספרים שלמים הן כעת . דבר זה מהווה שיפור דרמטי ויוצר אחוז גבוה מאוד של המוצאים הרצויים, כולם בעלי איכות מצוינת.

שימוש ב-ADIsimFrequencyPlanner
ל-VCO רחב-פס
בניסוי למדידת דיוק ויעילות ה-ADIsimFrequencyPlanner, חלקים אחדים בעלי איכות גבוהה צורפו יחדיו והוערכו במעבדה. בניסוי, החלקים הבאים שימשו:
יצירה וחלוקה של שעון HMC7044:
מוצא של עד 3.2 גיגה-הרץ
תואם JESD204B
רעש נמוך ביותר (ריצוד פחות מ-50fs, בין 12 קילו-הרץ עד 20 מגה-הרץ)
142dBc/Hz*- ב-800 קילו-הרץ היסט ממוצא של 983.04 מגה-הרץ, ו-*16 מוצאים מיתכנתים.
ADF5355 ו-VCO משולבים:
*מוצא מ-55 מגה-הרץ עד 13.6 גיגה-הרץ,
*מארז 5 ממ’ 5 ממ’
-138 dB/Hz* בהיסט של 1 מגה-הרץ ממוצא של 3.4 גיגה-הרץ
PLL בעל רעש נמוך ביותר HMC704:
*מבוא RF עד 8 גיגה-הרץ
*תדר PFD מרבי 100 מגה-הרץ, ו-
*רצפת רעש מנורמלת של .
אם כי ל-ADF5355 יש PLL פנימי, ה-HMC704 שימש לנעילה החיצונית של ה-VCO ADF5355. ישנם שני יתרונות עיקריים לטכניקה זו:
1. רעש המופע הכולל נהנה מרעש המופע VCO המוביל בשוק של ה-ADF5355 ומרעש המופע PLL המוביל בשוק של ה-HMC704. 2. בידוד ה-VCO וה-PLL יוצר פחות צימודי אותות בלתי רצויים ולכן מוריד את הספק אותות הכזב.  ה-ADIsimFrequencyPlanner שימש לייטב תחום מוצאים מ-4800 מגה-הרץ עד 6300 מגה-הרץ בצעדים של 250 קילו-הרץ (6000 צעדים). בכל צעד, קביעות המחלק המיטבי (ולכן תדר ה-PFD המיטבי) וזרם טעינת המשאבה תוכנתו עבור ה-HMC7044, ADF5355 ו-HMC704. לאחר תכנות של החלקים לצעד מוצא, נתח ספקטרום מדד את הספק הגל הנושא והספק דרבוני הגבול השלמים בעלי סדר ראשון ושני. נתח הספקטרום השתמש בתחום תדרים ורוחב-פס של הרזולוציה צרים ביותר – ואפילו כך, ברוב הערוצים נמדד רעש בלבד מאחר שהספק הדרבונים הגבולי של המספרים השלמים היה נמוך יותר מרצפת הרעש של המכשיר. המדידה הבאה נלקחה עם תדר ה-PFD מאולץ בין 60 מגה-הרץ ו-100 מגה-הרץ. רוחב-הפס של הלולאה וגבול המופע היו 17 קילו-הרץ ו-49.60 בהתאמה.איור 4 מראה את התוצאות המדודות והמדומות עבור פיתרון ה-HMC7044, ADF5355 ו-HMC704. 6000 ערוצי מוצא דומו ונמדדו רוב דרבוני הגבול בעלי מספרים שלמים דומו מסביב ל-120dBc-. זהו מתחת לרצפת הרעש של נתח הספקטרום כך שרק הרעש נמדד. לרוב התדרים יש דרבונים מתחת ל-100dBc-! דרישה אופיינית היא -70 עד -80dBc. האזור היחיד בו הייטוב אינו משפר את ה-IBS הוא ברוחב פחות מ-2 מגה-הרץ וקורה בשעון ראשי של בתדר זה, שום צירוף של מחלקים אינו יכול לשפר את ביצועי ה-IBS. פתרונות חלופיים מוצעים להלן. קיים רק תחום תדרים אחד מאוד צר בו ייטוב תדר ה-PFD אינו משפר את ביצועי ה-IBS. תחום תדרים זה הוא כפליים השעון הראשי של המערכת (במקרה זה, 2949.12MHz x2 = 5898.24MHz).  בתדר זה, אם היישום מסוגל, מומלץ להעביר את תדר הגל הנושא לתדר קרוב, נקי יותר ולאחר מכן להעביר את תדר פס הבסיס בצורה דיגיטלית (NCO) כדי לקזז. לדוגמה, היסט של תדר הגל הנושא 2 מגה-הרץ והיסט של תדר פס-הבסיס הדיגיטלי 2 מגה-הרץ כדי לקזז. לחילופין, אם יש אפשרות במערכת, שנה את תדר השעון הראשי כדי ליצור תדר מוצא נקי. אם הפיתרון הפשוט יותר המצוין לעיל (שימוש ב-HMC832 או ADF4351 במקום ה-HMC7044), אזי לא קיימים תדרים בעייתיים! מתוך איור 3, אפשר לראות שה-ADIsimFrequencyPlanner: מדמה במדויק דרבוני גבול בעלי מספרים שלמים מייטב בהצלחה את מקור הייחוס ומערכת ה-PLLVCO למען ביצועי דרבוני גבול בעלי מספרים שלמים מצוינים. דבר זה עושה יותר ערוצים בתחום לשימושיים ולכן מעלה את ערך הכסף בספקטרומי תדר יקרים, ו- מדמה מערכות בעלות תחום תדרים רחב מהר מאוד. ידנית תהליך זה עשוי לצרוך ימים או אף שבועות. ההדמיה בעלת 6000 צעדים לוקחת פחות מדקה ב-ADIsimFrequencyPlanner.