אינטגרציה היתה תהליך קריטי לגבי אלקטרוניקת ה- RF בשפופרות טלפון ניידות, אם כי נוקשה לשילובו בציוד תשתית. הפשרה הקלאסית בהשגת אינטגרציה הייתה הבחירה בין השימוש ברכיבים דיסקרטיים, בעלי הביצועים המעולים יותר שלהם, או מעגלים משולבים בעלי הממדים הזעירים שלהם. לאחרונה, Analog Devices פיתחה סדרה של מעגלי phase-lock-loop (PLL) המשלבים גם אפננים במופע/ניצבים (I/Q), מתנדים מקומיים (local oscillators- LOs) ובלוּני מוצא (output baluns) בתוך מארז של6×6 ממ’. ה-RFICs משתמשים בטכנולוגיית SiGe BiCMOS כדי להשיג ממדים קטנים מבלי לפגוע בביצועים החשמליים. שמונת ההתקנים במשפחות ADRF660X ו-ADRF670X מספקים מוצאי RF מ-300 עד 3600 מגה-הרץ התומכים במגוון רחב של תקני תקשורת אלחוטית.
התקני ה-ADRF670x משלבים אפנן ניצב, PLL fractional-N ומתנד מבוקר-מתח (VCO) משולב. התקני ה-ADRF660x משלבים PLL fractional-N ו-VCO עם ערבל מוריד-תדר הממוטב עבור הנתיב של digital-predistortion (DPD). השימוש בטכנולוגיית SiGe מסייע להשיג תחום דינמי רחב באפנן הניצב ובערבל יחד עם שילוב של VCO בעל רעש מופע מעולה המתומחר בצורה תחרותית וקטן יותר משמעותית מאשר פתרונות VCO/PLL חיצוניים.
בסדרת ADRF670X (איור 1), לדגם ADRF6701 יש תחום LO של 750 עד 1160 מגה-הרץ עם תחום מוצאי RF 1dB± של 550 עד 2200 מגה-הרץ ותחום מוצאי RF 3dB± של 400 עד 1300 מגה-הרץ. לדגם ADRF6702 תחום LO פנימי של 1550 עד 2150 מגה-הרץ עם תחום מוצאי RF 1dB± של 1550 עד 0220 מגה-הרץ ותחום מוצאי RF 3dB± של 1200 עד 2400 מגה-הרץ. לדגם ADRF6703 תחום LO פנימי של 2100 עד 2600 מגה-הרץ עם תחום מוצאי RF 1dB± של 1900 עד 2400 מגה-הרץ ותחום 3dB± מ-1600 עד 2600 מגה-הרץ. הדגם ADRF6704 פועל עם אותות LO מ-2500 עד 2900 מגה-הרץ עם תחום מוצאי RF 1dB± מ-2400 עד 2800 מגה-הרץ ותחום 3dB± מ-2200 עד 3000 מגה-הרץ.
בסדרת ADRF660X (איור 2), הדגם ADRF 6601 פועל עם אותות LO מ-750 עד 1160 מגה-הרץ ומספק מוצאי RF מ-450 עד 1600 מגה-הרץ שטוח בתוך1dB ± ומ-300 עד 2500 מגה-הרץ בתוך 3dB±. הדגם ADRF6602 פועל עם אותות LO מ-1550 עד 2150 מגה-הרץ ומספק מוצאי RF מ-1350 עד 2750 מגה-הרץ שטוח בתוך 1dB± ומ-1000 עד 3100 מגה-הרץ שטוח בתוך 3dB±. לדגם ADRF6603 תחום LO מ-2100 עד 2600 מגה-הרץ, תחום מוצאי RF 1dB ± מ-1450 עד 2850 מגה-הרץ ותחום RF 3dB± מ-1100 עד 3200 מגה-הרץ. לדגם ADRF6604 תחום LO של 2500 עד 2900 מגה-הרץ, תחום מוצאי RF 1dB ± של 1600 עד 3200 מגה-הרץ ותחום RF 3dB± בין 1200 עד 3600 מגה-הרץ.
היבטי תכנון רבים נשקלו בפיתוח משפחות ה-ADRF660X ו-ADRF670X. לדוגמה, הסינתזה והחלוקה של ה-LO היא קריטית עבור דרגות העלאת התדר והורדת התדר במעגל מודפס של משדר. יש לתכנן את נתיבי אותות ה-LO בזהירות רבה, מאחר שצימוד בלתי רצוי עלול להפחית את ביצועי המשדר. אורכי העקבות מה-LO לסיומת הסופית חייבים להיות קצרים ככל האפשר. פתרון אחד הוא להזין ייחוס משותף למסנתזי PLL נפרדים ליד כל LO, אם כי בכך מוסיפים שטח למעגל המודפס.
ברוב תכנוני משדרי התקשורת האלחוטית (איור 3), מגבר ההספק (power amplifier –PA) שולט במאזן העיוותים. כדי להשיג ליניאריות גבוהה, מגברים אלה צורכים לעתים קרובות כמויות גדולות של זרם מהספק. מגברים בעלי ליניאריות גבוהה מהווים חלק נכבד מעלות החומרה של משדר, והפעלתם היא בזבזנית בשל צריכת הזרם הגבוהה שלהם. השימוש ב-DPD מחייב מקלט לפיקוח על המשדר (transmit observation receiver – TOR), כדי למדוד את ספקטרום המוצא של המשדר. ה-TOR מקבל את האות שלו ממצמד כיווני במוצא ה-PA. תחילה, תחנת הבסיס מופעלת באופן המאפשר ל-TOR לאסוף מידע על מאפייני העיוות של מגבר ההספק. בליבת התהליך הדיגיטלי של תחנת הבסיס, מידע זה משמש לעיוות מוקדם של האות המשודר, ובכך לקיזוז עיוות ה-PA ולאפשרות של שימוש במגבר פחות יקר, תוך שמירה על מאזן העיוות. משפחות ה-RFICs ADRF670x ו-ADRF660x פותרות רבות מבעיות השילוב בנתיבי אותות השידור וה-DPD. כדי ליצור סלילים בעלי גורם Q גבוה על-שבב כחלק ממעגל התהודה סליל-קבל (LC) עבור ה-VCOs שלהם, ה-VCOs של משפחות ה-ADRF670X ו-ADRF660X משתמשים בשכבות מתכת עבות. קבל ה- VCOמיוצר על-ידי שימוש בקבלי switchable metal-insulator-metal (MIM) מ-metal-oxide-semiconductor (MOS) המאפשרים ל-VCOs למתג תדרים בתחומי תדרים רחבים עם רעש מופע נמוך (איור 4). ה-VCO ננעל על ייחוס חיצוני תוך שימוש ב-PLL fractional-N (איור 5). ה-PLL fractional-N מאפשר רמות מאוד נמוכות של רעש מופע בתוך-התחום (in-band) היוצר רעש שידור משולב מצוין וביצועי error-vector magnitude (EVM) לשידור מצוין. ה-PLL מספק את האופציה של בחירת תדר הייחוס במבוא בשל מעגל מבוא מכפיל/מחלק גמיש. ה- PLL גם כולל אפנן סיגמה-דלתא רחב-תחום, בעל מודולוס מיתכנת מסדר שלישי, כמו גם מעגל משאבת מטען מיתכנת. כדוגמה של הביצועים האפשריים בגישה זו, רעש המופע close-in עבור ה-LO של ADRT6702 הוא יותר טוב מ-108 dBc/Hz- שנמדד ב-100 הרץ היסט מגל נושא של 2 גיגה-הרץ (איור 6).
תכנון ה-PLL fractional-N של משפחות ADRF670x ו-ADRF660X מתאים ביותר ליישומי G3 ו-G4 הדורשים רעש מופע נמוך. באופן מסורתי, PLLs משתמשים בגורמי הכפלה בעלי מספרים שלמים קבועים. כדי לספק צעדי תדר קטנים, גורם ההכפלה של המספר השלם צריך להיות גדול מאוד, אך הדבר מחריף את בעיית הרעש במוצא ה-PLL. כמות משמעותית של רעש מופע ב-LO מקורו בנתיב הייחוס והוא מוגבר על-ידי גורם הכפלת התדר של ה-PLL. אולם, PLL fractional-N מאפשר צעדי תדר קטנים תוך שימוש בגורם הכפלה בעל תדר נמוך יחסית, המפחית לכן את רעש המופע הכרוך ל-PLLs integer-N.
עם PLL integer-N במצב יציב עבור תדר ייחוס במבוא נתון, תדר ה-VCO יכול לקבל אחד מבין מספר סופי של ערכים, כאשר מספר זה שווה למספר הערכים האפשריים של המחלק בין מוצא ה-VCO ומבוא גלאי המופע-תדר (phase-frequency-detector –PFD). מאחר שערכי המחלק הם כולם מספרים שלמים, תדר המוצא של ה-PLL יכול להיות רק מכפיל שלם של תדר הייחוס במבוא. ב-PLL fractional-N, המחלקים ממתגים בין שני יחסי מחלק שלמים שווים, ומספקים בכך יחס כולל שהוא הממוצע בין שניהם. ניתן לכוון את היחס הממוצע בקלות למספר פרקציונלי. פעולת המעביר הנמוך(lowpass) של מסנן הלולאה מבטלת את תופעת המעבר הנובעת מהמיתוג בין שני היחסים, והמתח המופיע במבוא ה-VCO מייצג תדר שהוא הכפלה פרקציונלית של תדר הייחוס במבוא.
כדוגמה של פעולת fractional-N””, נעיין ברשת חלוקה המחולקת לחמישה מחזורים. עבור ארבעה ממחזורים אלה, יחס החלוקה נקבע לשמונה, ועבור מחזור החלוקה החמישי היחס נקבע ל-10. כך שעבור 42 מחזורי VCO [8+8+8+8+(8+2)], מוצא המחלק מייצרת חמישה מחזורים. יחס החלוקה הממוצע הוא לכן 5/42, והכפלת התדר היא הערך ההפוך, או 42/5. אם כן הכפלת התדר היא הסכום של מספר שלם (8) ומספר פרקציונלי (2/5).מספרים אלה נתינים לתכנות ישיר בסדרות ה-ADRF 670X ו-ADRF660X, המוצגות כערך שלם, פרקציונלי ומודולוס בתוך אוגרי ממשק ההיקפי הטורי של ה-PLL. מגוון רחב של ערכים אפשרי עבור בקרי השלם, השבר והמודולוס. השלם ניתן לתכנות מ-21 עד 123 (עשרוני), המודולוס מ-1 עד 2047 וערך השבר מ-0 עד ערך המודולוס פחות 1.
PLLs fractional-N סובלים לעתים קרובות מרמות של דרבנים (spurious) קרוב לתדר היסודי. כדי להתגבר על מגבלות אלה, משפחות ה-ADRF670x ו-ADRF660X מכילות אפנן סיגמה-דלתא המחלק את הערך הפרקציונלי מסביב לממוצע. דבר זה ממזער את הדרבנים ללא כל פשרה משמעותית בביצועים. ה-SPI מאפשר למשתמש לכוונן פונקציות דוגמת זרם ההיסט והקיטוב של משאבת המטען כדי למטב את ביצועי ה-PLL.
ליבת האפנן הניצב בתוך משפחת ה-ADRF670x מהווה שיפור לעומת אפננים אשר כבר פותחו על-ידי החברה. באפננים חדשים אלה, מבואות פס-הבסיס מומרים תחילה לזרמים ומעורבים לאחר מכן לאותות RF בעזרת טרנזיסטורי NPN איכותיים. זרמי המוצא של הערבל מומרים למוצא RF מוארק על-ידי שנאי balanced-unbalanced (balun) RF משולב. ליבות הערבל האקטיביות האיכותיות, בשילוב עם הבלון בעל ההפסדים הנמוכים, יוצרות נקודת חיתוך מסדר שלישי (OIP3) יוצאת מן הכלל במוצא וביצועי הספק מוצא של 1-dB, עם רצפת רעש מוצא נמוכה ביותר ותחום דינמי יוצא-מן הכלל. השימוש בשנאי בלון פסיבי במקום דרגת מוצא אקטיבית מוביל לשיפור ב-OIP3 ללא נזק ברצפת הרעש. בתוך תחום התדרים הנקבע, ארבעת ה-RFICs במשפחת ה-ADRF670x מספקים הספק מוצא RF דחוס ב-1-dB של +15 dBm ו-OIP3 של +30 dBm. רצפת הרעש RF היא -157 dBm/Hz. דחיית התמונה הטיפוסית היא 40 dB ללא קיזוז שבח I ו-Q.
האפנן Q/I כולל מחלק LO ניצב המקבל את מוצא ה-VCO (בכפליים תדר ה-LO) ויוצר אותות LO ניצבים עבור שני הערבלים. פונקציית החלוקה ב-2 של ה-LO באפנן מבטלת את הצורך ברשת מסננים ניצבים פנימיים פסיביים, ומשפרת את ביצועי דחיית התמונה של האפנן בתחומית די רחבים. מגברים מאוזנים בעלי שבח גבוה בשרשרת ה-LO מקטינים את השפעת שינויי האמפליטודה ב-LO.
אתגר תכנון קריטי ביצירת משפחת ה-ADRF670x של RFICs היה למזער את הצימוד בין רכיבים מגנטיים פסיביים משולבים והפרעות חיצוניות. הצימוד בין סליל ה-VCO והשנאי בלון RF עשוי להוביל להרעת ביצועי יחס ההספקים של ערוצים סמוכים בשידור (ACPR) המשפיעים על ביצועי השידור הכלליים.
לשם הוכחה, איור 7 מראה את הקשר בין צימוד זה וה-ACPR במוצא עבור משדר WCDMA. כאשר מקדם הצימוד בין ה-VCO ובלון המשדר עולה, ה-ACPR עבור הערוץ הסמוך הראשון יורד. המטרה של ה-ADRF670X הייתה לשמור רמה זו מתחת ל–75 dBc. כדי לוודא הפרדה מתאימה בין מעגלים מגנטיים עיקריים, הדמיות אלקטרו-מגנטיות (EM) הראו שהמרווח הבלתי-מסוכך צריך להיות גדול מ-1400um בעוד המרווח המסוכך יכול להיות קרוב עד כדי 1000um.
ביצועי EVM עלולים להיות מושפעים לרעה על-ידי רעש ועיוותים במשדר. כדי להוכיח את ביצועי RFIC ADRF670x, ה-ACPR וה-EVM של ה-ADRF6702 כנגד הספק מוצא מתוארים באיור 8 עבור יישום W-CDMA ב-1940 מגה-הרץ. מדידות של צורת גל GSM בת ארבעה-ערוצים באותו ה-RFIC מגלה IMD גדול מ-75 dBc- בהספק מוצא מורכב של -10.7 dBm.
משפחות ה-ADRF670X ו-ADRF660X משלבות שלושה מעגלי עיצוב מתח low-drop-out (LDO) המאפשרים ביצועים גבוהים מספק כוח יחיד של +5VDC. ה- LDOs מספקים מתח מיוצב ל-VCO, למשאבת המטען ול-SDM בעוד אפנן ה-Q/I פועל ב-+5VDC. מבואות פס-בסיס עבור ה-RFICs ADRF670x ו-ADRF660X תואמים למשפחת ה-TxDAC של ממירי אנלוגי לדיגיטלי בשידור (DACs) של החברה. ה-RFICs ADRF670X ו-ADRF660X וה-LDOs התואמים שלהם מסופקים במארזי LFCSP-VQ 40 פינים 6×6 ממ’.
