מאת: אריק ויינשטיין
חברת אלטרה (Altera) הכריזה לאחרונה על משפחת ה – Stratix-5 המיוצרת בתהליך של 28 ננומטר, סנונית ראשונה למשפחות הרכיבים הבאות של החברה שייוצרו גם הם בתהליך זה.
אודי לנדן, סגן נשיא לתוכנה ו- IP בחברת אלטרה, הגיע לארץ להשתתף באירועי ההשקה לטכנולוגית 28 ננומטר של אלטרה שערכה חברת איסטרוניקס – הנציג הבלעדי של אלטרה בישראל – וכן לקיים פגישות עם מספר לקוחות אסטרטגיים.
מר לנדן מילא שורה של תפקידי פיתוח וניהול בחברות EDA מובילות כמו דייזי וקיידנס טרם הצטרף לאלטרה בתפקידו הנוכחי.
כמהנדס וכמנהל שבילה חלק גדול מהקרירה המקצועית בחברות EDA שמספקות כלים לחברות הסילקון וחצה את הקווים לחברת סיליקון, כיצד אתה חווה את המעבר הזה?
לנדן: בתפקידי הנוכחי בחברת אלטרה אני אחראי על תחום התוכנה שכולל בעצם גם כלי EDA רק שהם ייחודים וממוקדים למוצרים של אלטרה וזאת בניגוד למוצרים של חברות ה- EDA הקלסיות כמו מנטור או קיידנס שצריכים לתמוך במגוון מאוד גדול של לקוחות ודרישות. עיקר הרווח של אלטרה אומנם הוא ממכירת רכיבים אך יש דגש גדול מאוד על פיתוח כלי תוכנה ו-IP ברמה גבוהה.
ולראייה הוא שמספר האנשים שעובדים בחברה על פיתוח תוכנה ו – IP הוא באותו סדר גודל כמו של אלו שעובדים על פיתוח הסיליקון ומעגלים. ברור לנו באלטרה כי רכיבים מתכנתים בטכנולוגיות מתקדמות מחייבים כלי פיתוח באיכות וברמה ללא פשרות.
מה המשפחות העיקריות של רכיבי ALTERA?
“לALTERA יש 4 משפחות עיקריות: משפחת הStratix – לקצה הגבוה של הדרישות, שבמסגרתה אנו משיקים את גרסה 5. משפחה נוספת לתחום הנמוך של הדרישות היא משפחת ה Cyclone שבמסגרתה השקנו בשנה שעברה את ה Cyclone-GX. הייחודי ב- GX הוא שלמרות שהוא רכיב Low cost הוא כולל מקמ”שים (Transceivers), זו הפעם הראשונה שמשפחה לקצה הנמוך של הסקאלה כוללת מקמ”שים שהדרישה אליהם הולכת וגדלה. במשפחת ה Stratix אנו מגיעים לקצבי עבודה של 11.3 גיגה ביט לשנייה וב- Cyclone ל- 3.5. משפחה חדשה יחסית לתחום הביניים היא משפחת ה – Arria-2 שפותחה עקב דרישה גדלה והולכת של השוק, היא מיוצרת כרגע בטכנולוגיית 40 ננומטר ואנו צופים שהיא תהיה פופולארית. משפחה נוספת היא ה- Hardcopy של רכיבי ה Stratix, שמאפשרת ללקוח להעביר את התכנון הפונקציונאלי שפותח ב FPGA לרכיב hardcopy וזאת על מנת להוריד עלויות בייצור וגם הקטנת צריכת ההספק. העלות של מעבר ל hardcopy נמוכה משמעותית מפיתוח ASIC.”
משפחת הStratix-5 היא הראשונה באלטרה שמיוצרת בתהליך של 28 ננומטר בהשוואה לדור הקודם (סדרה 4) שיוצרו בתהליך 40 ננומטר.
במסגרת הפיתוח של ה- Sratix-5, שיתפה פעולה אלטרה עם TSMC מטייוואן לפיתוח תהליך הייצור הייחודי שנקרא HPA (High Performance Altera). היתרונות של תהליך ייצור זה שהוא מספק 35% שיפור בביצועים ביחס לתהליכים אחרים דומים ומקטין את צריכת ההספק ב-30% ביחס לדורות הקודמים.
בין החידושים שמציינת אלטרה במשפחת ה-5 החדשה :
-מקמ”שים שתומכים בקצבים של עד 28 גיגה ביט לשנייה –שיפור של למעלה מ 100% בביצועים. המשמעות היא גדולה במיוחד במערכות שתומכות בקצבים של 100 גיגה ויותר שכן היא מאפשרת לרדת מ 10 טרנסיברים בטכנולוגיית 40 ננומטר ל 4 בלבד בטכנולוגיית 28 ננומטר ותמיכה ישירה בפרוטוקול אטרנט בקצבים של 100Gps.
-בפעם הראשונה יש את היכולת לשלב ליבות IP קשיחות (Hardcore IP) כמו בקר PCIx בתוך הרכיב המתכנת – דבר שמאפשר הורדה בצריכת ההספק (ציור 1)
-יכולת לשלב בתוך הרכיבים במקביל לליבות IP קשיחות גם מקמ”שים קשיחים לפרוטוקולים כמו Interlaken, 10GE ו-SerialRapidIO-2 עם ריטוט עצמי נמוך במיוחד (Transmit Jitter).
-רוחב מילה משתנה בבלוקי DSP : אם עד היום רוחב המילים היה קבוע כגון 25X18, הרי שלביצוע 3 מכפלות בו”ז של 9X9 באפליקציות ווידאו נדרשו 3 יחידות DSP ברוחב של 25X18 – זהו בזבוז סיליקון והספק. ב Startix-5, יחידת הDSP מתכוננת ומאפשרת לבצע ביחידה אחת מכפלת 25X18 אחת או 3 מכפלות במקביל של 9X9, דבר שמביא לחסכון של 2 יחידות DSP לעומת התכנון הקודם.
-חידוש נוסף הוא “טעינה חלקית” של רכיב ה FPGA – אין צורך לטעון את כולו תוך כדי השבתת המערכת. דוגמא לשימוש היא אפליקציית תקשורת שצריכה לטעון תמיכה בפרוטוקול מסוים ולהסיר תמיכה בפרוטוקול אחר – דבר זה יכול להיעשות בזמן ריצה דרך ממשק PCIx ללא הצורך להוריד את המערכת.
איך מתמודדת אלטרה עם הדרישה הגדולה ל IP מצד הלקוחות?
אלטרה מתמודדת עם דרישה מתגברת זו בגישת 3 הנקודות שאימצנו :
1.הראשונה היא שאלטרה מפתחת בעצמה מגוון גדול של IP כולל אימות תיכנון (Verification) מלא כמו למשל לפרוטוקולי PCIx, Interlaken ו- SerialRapidIO, ליבות DSP ו Image Processing .
2.שיתוף עם חברות שותפות (Eco System) שמפתחות IP על פי מתודולוגיה של אלטרה.
3.האפשרות של הלקוח עצמו לשלב מודולי IP בספריות דרך כלים מתקדמים כמו SoPC Builder.
מה מתודולוגיית הפיתוח של אלטרה ל- IP?
כשמפתחים IP, לרוב עושים זאת צוותים קטנים וכל אחד עושה זאת בשפות שאיתם בחר לעבוד כמו Verilog, VHDL, System Verilog וכו’.
בנוסף, לכל אחד יש את סביבת האימות שלו כאשר האימות הוא אחד הדברים הקריטיים בתכנון IP. באלטרה החלטנו לאמץ תהליך פיתוח ואימות אחיד שמבוסס על כתיבה ב- SystemVerilog ואימות עם כלי VMM של סינופסיס כמו גם שימוש ב- VCS. תהליך זה מאפשר ללקוחות לקבל IP מאלטרה או השותפות ולעשות אימות ברמת מערכת ולא רק ברמת בלוק בודד.
איפה לדעתך ייעצר תהליך המיזעור?
“אני צופה שהתהליך ייעצר בסביבות ה 5 ננומטר כך שעל פי חוק מור אנו עדיין עומדים בפני עשור לערך של מזעור הטכנולוגיות שלאחריו יאמצו טכנולוגיות אחרות להגדלת הצפיפות. טכנולוגיות חדשות שנבחנות היום הם חומרים חדשים כמו לדוגמא מבוססי פחמן להגדלת המהירות והקטנת ההספק או טכנולוגיות אריזה חדשות שהם תלת ממדיות שבהה הפרוסות הם אחת מעל השניה עם חיבוריות דרך המצע (System In A Package) או שילוב של אריזה תלת ממדית כזו עם רכיבים דיסקרטיים (System On A Package).ש לזכור שטכנולוגיות אלו מעמידות אתגרים חדשים כמו פיזור הספק ו- Yield”
אודי לנדן סגן נשיא לתוכנה ו- IP בחברת אלטרה
