KaiSemi הישראלית פיתחה טכנולוגיה להמרה אוטומטית מ-FPGA ל-ASIC. הטכנולוגיה ממזערת את הדרישה למשאבים הנדסיים של הלקוחות וכוללת אחריות מלאה לפונקציונליות. שבבי ה-ASIC של KaiSemi צפויים להפחית עלויות של רכיבי FPGA בשיעור של עד 70%. החברה מגבירה את מאמציה לפנות לחברות EMS וליחידות רכש ושרשרת אספקה, הנאבקות למזער עלויות של רכיבים מתכנתים
חברת KaiSemi הישראלית מגיבה לצורכי הפחתת העלויות של יצרני חומרה, חברות קבלנות משנה, יחידות רכש ומנהלי שרשרת אספקה. החברה פיתחה טכנולוגיה שהשיגה קיצוץ דרמטי בעלויות רכיבים מתכנתים (FPGA).
KaiSemi, המגובה בידי IDM מוביל, הכריזה על הזמינות של פתרון המחליף בצורה חלקה רכיבי FPGA ברכיבי ASIC חלופיים בעלי תאימות pin-to-pin מלאה.
ההמרה חסרת הסיכון של KaiSemi, המשולבת בתהליך ASIC מלא (full turnkey), מאפשרת ללקוח להזמין שבב ASIC חלופי בתהליך הדומה להזמנת שבב מהמדף, כאשר השבב החלופי מהווה מקור שני (second source) ל-FPGA – וכל זאת בזמן אספקה קצר ביותר. שבבי ה- ASIC הם בעלי תאימות מלאה לרכיבי ה- FPGA המקוריים מבחינת פינים, תזמון ופונקציונליות וכן צורכים פחות הספק וזולים בשיעור של עד 70% ביחס לרכיבי ה-FPGA המקבילים להם.
פריצת הדרך הטכנולוגית של KaiSemi כוללת כלים ותהליך אוטומטיים להמרה מ- FPGA ל-ASIC, שפותחו על ידי צוות עם רקורד של יותר מ-500 המרות מוצלחות מ- FPGA ל- ASIC. הכלי הייחודי והקנייני מספק המרה אוטומטית ישירות מה- netlist של ה- FPGA המקורי ל-gate level netlist של ASIC זהה מבחינה פונקציונלית, תוך שימוש במסד נתונים גדול של מגוון תהליכים וספריות fab. הטכנולוגיה אפשרה ל-KaiSemi לפנות לחברות בצפון אמריקה, אירופה ואסיה ולהציע להן פתרון ASIC מלא וחסר סיכון, שלא דורש משאבים הנדסיים מצד הלקוח.
המגוון הרחב של הספריות בהן משתמשת KaiSemi מאפשר המרה של כל סוג וכל גודל של FPGA מכל ספק, תוך קיצוץ חד במחיר ואופטימיזציה של גודל השבב במהלך ההמרה האוטומטית.
ההמרה האוטומטית של KaiSemi חוסכת את המשאבים, עלויות ההנדסה הבלתי חוזרת (NRE), המעורבות, זמני האספקה הארוכים והסיכונים הכרוכים בהמרות מסורתיות מ-FPGA ל-ASIC .KaiSemi מנהלת באופן בלעדי את כל תהליך ה-FPGA-to-ASIC עבור הלקוח, החל מהזמנת הרכש, דרך ההמרה, ה-ASIC flow והייצור, עד למשלוח שבבי ה-ASIC – פתרון Turnkey מלא.
“KaiSemi ממוקדת באוטומציה של תהליך ההמרה של כל FPGA לשבב ASIC חליפי, תוך השגת פתרון העלות הטוב ביותר בהיבטי מחיר, הספק, אופטימיזציה של שטח הסיליקון ותהליך ה-fab המתאים ביותר”, אמר גל גילת, מנכ”ל KaiSemi. “השימוש בכלי המרה מוכח ואוטומטי ללא נגיעה ב-RTL מאפשר לנו להציע התחייבות לפונקציונלית מלאה; אנו נספק שבב בעל פונקציונליות זהה במחיר נמוך יותר בצורה דרמטית, בזמן אספקה קצר יותר בצורה משמעותית”.