החברות קיידנס דיזיין סיסטמס (Cadence) ו–ARM הכריזו על זמינות ראשונית ל-Xcelium™ Parallel Logic Simulation של קיידנס על שרתים מבוססי ARM, שילוב המספק פתרון סימולציה דל הספק ועתיר ביצועים, הראשון מסוגו עבור תעשיית האלקטרוניקה.
ביצוע האימות, טרם ייצור, לתכנוני מערכות על-גבי שבב (SoC) הינה משימה עצומת היקף המהווה כ-70% מעומס העבודה של ה-EDA, כאשר במקביל האימות הוא גם המניע המרכזי לצמיחה ולטרנספורמציה של מרכז הנתונים. סימולציית Xcelium עובדת במקור על שרתים מבוססי ARM כדי לספק יתרונות משמעותיים של הספק ונפח, ומבצעת עומסי עבודה הן בתפוקה גבוהה והן בהשהייה ארוכה, כדי לצמצם את העלויות ואת זמן האימות הכוללים של תכנון ה-SoC.
הסימולטור Xcelium הוא חלק מחבילת האימות של קיידנס ומטרתו לשפר את זמן ההרצה, הודות לסימולציית ליבה אחת ממוטבת ולסימולציה מרובת ליבות חדשנית. הסימולטור מספק האצה של עד פי שניים עבור ליבה אחת, והאצה של פי שלושה עד פי עשרה עבור משימות סימולציה מרובת ליבות, בהשוואה לסימולטורים קודמים, מה שמצמצם את בדיקות ה-SoC בהשהיה ארוכה ומקצר את זמן היציאה לשוק.
הרצת הסימולטור Xcelium על שרתים מבוססי ARM מאפשרת ליצרניות של מערכות ושבבים לנצל בצורה הטובה ביותר את הליבות הקיימות בשרתים הללו, כדי להשיג את האימות המהיר הנחוץ עבור תכנונים בצמתי תכנון מתקדמים. בנוסף, מספק הסימולטור חציצה אוטומטית (partitioning) של קודי מבדקי האימות והתכנון על מנת להשיג ביצועים מהירים על שרתים מרובי ליבות.
שרתים מבוססי ARM מספקים את צפיפות הליבות הנחוצה עבור סימולציה מהירה, מה שמאפשר למתכננים להשלים את האימות שלהם מהר יותר. בעת הרצה של עומסי עבודה עם ליבה אחת, מסוגלים השרתים מבוססי ARM לבצע יותר משימות Xcelium בתוך אותו foot print של מרכז נתונים. בעת הרצה של עומסי עבודה בהשהיה ארוכה, הם מסוגלים לספק יותר ליבות עבור הסימולציה המקבילה. ביחד, השילוב של סימולטור Xcelium על שרתים מבוססי ARM משמר את התפוקה הנדרשת כדי לפתח SoCs חדשנים ומתקדמים ובמקביל מצמצם את עלות הבעלות הכוללת של מרכז הנתונים.
