קיידנס דיזיין סיסטמס (Cadence) הכריזה על מספר מוצרים משמעותיים, כחלק משיתוף הפעולה עם TSMC, לקידום תכנוני FinFET ב-7 ננומטר עבור פלטפורמות מובייל ו- HPC (מחשוב עתיד ביצועים). תכן משולב, מהיישום ועד ל-signoff הסופי, מבטיח שהכלים המאושרים יעבדו בצורה חלקה כאשר ייושמו יחדיו.
כלי האנלוג/תכנון מיוחד, ה- signoff והדיגיטל של קיידנס, כוללים מעתה אישורים עבור ה-DRM (מדריך כללי התכנון) וה-SPICE החדשים ביותר עבור תהליך ה-7 ננומטר של TSMC. בנוסף, מוצעת כעת ערכת תכנון תהליכים (PDK) חדשה המאפשרת מיטוב של הספק, ביצועים ושטח (PPA).
קיידנס אף מציעה שיפורים ל-7nm Custom Design Reference Flow והליך לאפיון ספריות. השיפורים הללו בכלי התכנון מאפשרים לקיידנס להאיץ את האספקה של SerDes במהירות גבוהה וליבות DDR IP עם השהייה נמוכה, עבור שבבי בדיקה של לקוחות נבחרים הצפויים לצאת לייצור ברבעון הרביעי של השנה הנוכחית.
זהו תיק המוצרים המקיף הראשון של פתרונות 7 ננומטר ממוטבים ומותאמי יישום שקיידנס מתכננת לפתח.
